Инженер ПЛИС

Разработка (проектирование, симуляция, имплементация, отладка) проектов для Xilinx FPGA;  

Написание документации на разрабатываемые проекты.

Проектирование на ПЛИС от 3 лет

Уверенные знания по языку Verilog, инструментам разработки (Vivado, Vitis), работа на Xilinx UltraScale+ с опытом от 3 лет;    

Работа в ПЛИС с технологиями Ethernet (особенно 10 GE), PCle от 3 лет;    

Навык работы с проектами с высоким уровнем утилизации ресурсов ПЛИС;    

Навык применения различных стратегий оптимизации.

Режимное предприятие ( возможно трудоустройство только граждан РФ).