Ведущий инженер-разработчик ПЛИС

• Создание RTL-кода и проектов для ПЛИС, SoC и заказных СБИС, с реализацией функций вычисления, управления и высокоскоростной передачи данных;
• Тестирование и отладка цифровых схем;
• Составление документации для разрабатываемых проектов.

• Высшее техническое образование в области электроники, микроэлектроники или автоматики;
• Опыт работы: от 3 лет;
• Знание цифровой схемотехники, понимание принципов моделирования и оптимизации цифровых схем;
• Владение языками Verilog, System Verilog;
• Базовые навыки программирования на языке C (достаточные для отладки SoC);
• Опыт работы с ПЛИС и SoC Xilinx 7 серии или выше, САПР Xilinx;
• Английский: достаточный для свободного чтения технической документации.

  Дополнительными плюсами являются:

• Опыт написания RTL для заказных СБИС;
• Опыт использования Git;
• Опыт работы с Yocto (в частности, Petalinux);
• Навыки работы с ОС GNU/Linux на уровне продвинутого пользователя.