Инженер верификатор СБИС

• Разработка тестового плана функциональной верификации для СФ-блока/СнК
• Разработка верификационного окружения и верификационных компонентов (агентов) с использованием UVM/SystemVerilog/SVA
• Освоение и внедрение в окружение верификационных IP (VIP) третьих сторон (Cadence и др. поставщиков)
• Разработка UVM/SystemVerilog/C++/ASM тестов для функциональной верификации RTL модели СФ-блока или СнК
• Разработка генераторов тестов (python, C++)
• Разработка скриптов компиляции среды верификации и тестов
• Автоматизация регрессионного тестирования (настройка задач и скриптов Jenkins, Python, yaml, TCL, GRID)
• Отладка тестов на RTL/TLM модели (преимущественно с применением САПР Cadence), топологическом списке цепей (netlist), прототипе в ПЛИС, эмуляторе, изготовленных ИС СнК
• Взаимодействие с разработчиком RTL и инженером физического дизайна с целью локализации обнаруженных проблем
• Ведение списка обнаруженных дефектов в системе отслеживания ошибок (Jira, Confluence)
• Исследование и контроль функциональных параметров СФ-блока/СнК (пиковая/ реальная производительность, пропускная способность, потребление и т. п.
• Контроль качества верификации СнК/СФ-блоков (покрытие, проверка факта фиксации ошибок тестами, скорость обнаружения ошибок тестами и т. п.
• Составление отчетов о состоянии верификации проекта (в том числе, с использованием средств автоматизации)

Примеры проектов/задач:

• Создание верификационного окружения для гетерогенной СнК (ARM, MIPS, DSP)
• Создание тестов для проверки интеграции СФ-блоков или подсистем в составе СнК (передача данных, доступ к адресуемым ресурсам, прерывания)
• Создание верификационного окружения, эталонных моделей и автономная верификация СФ-блока (примеры блоков: USB, PCIE, Ethernet, специализированные ускорители, например VPU)
• Разработка генераторов тестов для процессорного ядра (DSP собственной архитектуры)

• Участие в передовых проектах в отрасли микро- и радиоэлектроники, телекоммуникаций и связи;
• Работу в команде лучших специалистов отрасли, с возможностью делиться знаниями и перенимать опыт, решая сложные инженерные задачи, на передовом краю развития современных технологий;
• Систему поощрения за создание результатов инновационной деятельности, регистрация патентов;
• Применение результатов работы в подготовке квалификационных работ в магистратуре и аспирантуре. Поддержка научно-технического совета в подготовке статей, публикаций, работ;
• Широкие возможности профессионального роста;
• Гибкий график работы (возможность выбора начала и окончания рабочего дня);
• Расширенный социальный пакет: ДМС (включающий стоматологию, возможность подключения родственников и членов семьи, страховку выезжающих за рубеж, телемедицину, онлайн-консультации юриста и психолога), материальная помощь к важным/значимым событиям, компенсация занятий спортом, сервис корпоративных скидок и привилегий;
• Реферальную программу;
• У нас дружественная атмосфера и активная корпоративная жизнь. Корпоративные волейбольная и футбольная команды – участником может стать любой желающий;
• Мы ценим ваш опыт и компетенции, поэтому уровень дохода обсуждаем с успешными кандидатами.

• Опыт разработки кода на Verilog/SystemVerilog
• Опыт разработки или верификации цифровых схем
• Опыт программирования на С/С++
• Понимание ООП

Желательно:

• Опыт работы с UVM, SystemVerilog, SystemC;
• Опыт верификации СФ-блоков и СнК
• Опыт работы с периферийными интерфейсами Ethertnet, USB, PCIE, DDR и другими
• Опыт работы с накристальными интерфейсами AMBA APB, AHB, AXI, CHI
• Опыт разработки SystemVerilog Assertions (SVA)
• Опыт использования инструментов для формальной верификации
• Знание архитектуры процессора и ассемблера ARM, MIPS, RISCV
• Опыт разработки генераторов тестов для процессорных ядер
• Опыт разработки драйверов для OC Linux
• Опыт разработки встроенного ПО для микроконтроллеров (embedded software)
• Опыт разработки на языках python, tcl, make, bash
• Знание форматов обмена данными json, yaml, xml
• Опыт разработки кода для ПЛИС